博客專欄

EEPW首頁 > 博客 > 臺積電發布3Dblox 2.0開放標準,3DFabric聯盟伙伴已達21家

臺積電發布3Dblox 2.0開放標準,3DFabric聯盟伙伴已達21家

發布人:芯智訊 時間:2023-09-28 來源:工程師 發布文章

美國當地時間9月27日,臺積電在2023年開放創新平臺生態系統論壇上宣布推出全新的3Dblox 2.0開放標準,并展示臺積電開放創新平臺(Open Innovation Platform ,OIP)3DFabric聯盟的重要成果。

臺積電曾在2022年推出了3DFabric 聯盟,這是臺積電繼 IP 聯盟、電子設計自動化(EDA)聯盟、設計中心聯盟(DCA)、云端(Cloud)聯盟和價值鏈聯盟(VCA)之后的第六個 OIP聯盟,提供了 3Dblox 開放標準,旨在實現存儲器和臺積公司邏輯工藝之間的緊密協作;將基板和測試合作伙伴導入生態系統;降低 3D IC 設計的門檻。在今年6月的臺積電上海論壇上,臺積電將3Dblox 升級到了1.5版本,現在3Dblox 2.0又來了。

image.png

據介紹,3Dblox 2.0具備三維集成電路(3D IC)早期設計的能力,旨在顯著提高設計效率,而3DFabric聯盟則持續促進內存、基板、測試、制造及封裝生態的整合。臺積電將持續推動3D IC技術的創新,讓每個客戶都能夠更容易取得其完備的3D硅堆疊與先進封裝技術。

臺積電科技院士/設計暨技術平臺副總經理魯立忠表示,隨著產業轉趨擁抱3D IC及系統級創新,完整產業合作模式的需求比我們15年前推出OIP時更顯得重要。由于我們與OIP生態系統伙伴的合作持續蓬勃發展,客戶能夠利用臺積電領先的制程及3DFabric技術來達到全新的性能和能源效率水準,支持新世代的人工智能(AI)、高性能運算(HPC)、以及行動應用產品。

image.png

AMD技術及產品工程資深副總裁Mark Fuselier表示,我們與臺積電在先進3D封裝技術上一直保持密切的合作,這使得AMD的新世代MI300加速器能夠提供業界領先的性能、內存面積與帶寬,支持AI及超級運算的工作負載。臺積電與其3DFabric聯盟伙伴共同開發了完備的3Dblox生態系統,協助AMD加速3D小芯片(Chiplet)產品組合的上市時間。

臺積電指出,3Dblox開放標準于2022年推出,旨在為半導體產業簡化3D IC設計解決方案,并將其模塊化。在規模最大的生態系統的支持下,3Dblox已成為未來3D IC發展的關鍵設計驅動力。此次推出的全新3Dblox 2.0能夠探索不同的3D構架,塑造創新的早期設計解決方案,提供功耗及熱的可行性分析研究。這一業界創舉令設計人員能夠首次在完整的環境中將電源域規范與3D物理結構放在一起,并進行整個3D系統的電源和熱模擬。此外,3Dblox 2.0支持小芯片設計的再利用,例如小芯片映像(chiplet mirroring),以進一步提高設計的生產力。

目前,3Dblox 2.0已取得主要電子設計自動化(EDA)合作伙伴的支持,開發出完全支持所有臺積電3DFabric產品的設計解決方案。這些完備的設計解決方案為設計人員提供了關鍵洞察力,得以及早做出設計決策,加快從構架到最終實作的設計周轉時間。此外,臺積電成立了3Dblox委員會,作為獨立的標準組織,其目標在于建立業界規范,能夠使用任何供應商的小芯片進行系統設計。該委員會與Ansys、Cadence、西門子及新思科技等主要成員合作,設有10個不同主題的技術小組,提出強化規范的建議,并維持EDA工具的互通性。目前設計人員得以從3dblox.org網站下載最新的3Dblox規范,并獲取更多有關3Dblox及EDA伙伴工具實作的信息。

臺積電本次還展示了半導體業界首創的3DFabric聯盟,該聯盟在過去一年中大幅成長,致力為客戶提供半導體設計、內存模塊、基板技術、測試、制造及封裝的全面性解決方案與服務。目前臺積電在業界與21個3DFabric聯盟伙伴共同攜手合作并釋放創新。

其中在內存合作方面,生成式AI及大型語言模型相關應用需要更多的SRAM內存與更高的DRAM內存帶寬。為了滿足此要求,臺積電與美光、三星內存及SK海力士等主要內存伙伴密切合作,驅動高頻寬內存HBM3與HBM3e的快速成長,藉由提供更多的內存容量來促進生成式AI系統的發展。

在基板合作領域,臺積電已成功與基板伙伴IBIDEN及UMTC合作,定義了基板設計技術檔,以促進基板自動布線,進而顯著提高效率與生產力。臺積電、基板及EDA伙伴展開三方合作,透過自動基板布線實現提升10倍生產力的目標。此項合作亦包括可制造性設計(DFM)的強化規則,以減少基板設計中的應力熱點。

在測試合作領域,臺積電與自動測試設備(ATE)伙伴Advantest與Teradyne合作,解決各種3D測試的挑戰,減少良率損失,并提高小芯片測試的功耗傳輸效率。為了展示透過功能界面來測試3D堆疊之間的高速連接,臺積電、新思科技與ATE伙伴合作開發測試芯片,以達成將測試生產力提高10倍的目標。臺積電亦與所有可測性設計(DFT)EDA伙伴合作,以確保有效及高效的界面測試。

編輯:芯智訊-浪客劍 來源:臺積電


*博客內容為網友個人發布,僅代表博主個人觀點,如有侵權請聯系工作人員刪除。



關鍵詞: 臺積電

相關推薦

技術專區

關閉
任我操精品无码